

Patent Abstracts of Japan

PUBLICATION NUMBER : 62230206 PUBLICATION DATE : 08-10-87


APPLICATION DATE : 31-03-86 APPLICATION NUMBER : 61072895

APPLICANT: TOSHIBA CORP;

INVENTOR: ANPO MASAHARU;

INT.CL. : H03F 3/30 H03F 3/45

TITLE: POWER AMPLIFIER CIRCUIT



ABSTRACT :

PURPOSE: To stabilize the titled circuit by a low idling current by loading a common source transistor (TR) deciding the idling current of an output stage to an output of a differential amplifier in a push-pull output stage drive circuit using the differential amplifier.

CONSTITUTION: When an input is zero, a current I_{201} of a common source TR Q_{201} and a current I_{202} of a constant current source TR Q_{202} are made equal. In this case, the idling currents I_{101} , I_{102} of the output drive TRs are expressed as the division of the W/L ratio of the TR Q_{101} by the W/L ratio of the TR Q_{201} multiplied by the current I_{201} . Thus, the circuit is made stable by using the small idling current with simple constitution.

COPYRIGHT: (C)1987,JPO&Japio

BEST AVAILABLE COPY

THIS PAGE BLANK (USP:0)

⑨ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-230206

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和62年(1987)10月8日

H 03 F 3/30

3/45

7827-5 J A - 6628-5 J

審査請求 有 発明の数 1 (全 21 頁)

図発明の名称 電力増幅回路

②特 願 昭61-72895

②出 願 昭61(1986)3月31日

川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外2名

明細 41

1. 発明の名称

電力增幅回路

2. 特許請求の範囲

(1) 第1の電源端と出力端との間に接続さ れた出力駆動用のPチャネルトランジスタと、上 記出力端と第2の電源端との間に接続された出力 駆動用のNチャネルトランジスタと、差動入力信 号を増幅して前記Pチャネルトランジスタおよび Nチャネルトランジスタの各ゲートを別々に直接 または間接的に駆動する差動増幅回路と、前配出 力駆動用のPチャネルトランジスタのゲート。ソ - スにゲート,ソースが各対応して接続され、そ のドレインが前記出力駆動用のNチャネルトラン ジスタのゲートを駆動するための回路の電流路に 接続されたソース接地型のPチャネルトランジス タまたは前配出力駆動用のNチャネルトランジス タのゲート。ソースにゲート。ソースが各対応し て接続され、そのドレインが前記出力駆動用のP チャネルトランジスタのゲートを駆動するための 回路の電流路に接続されたソース接地型の N チャネルトランシスタを具備することを特徴とする電力増幅回路。

(2)前記差動増額回路は2個であり、これ ちはそれぞれ前記出力駆動用のPチャネルトラン ジスタ、Nチャネルトランジスタを直接に駆動す ることを特徴とする前記特許請求の範囲第1項記 載の電力増額回路。

(4)前記差動増幅回路は1個であり、とれ はそれぞれカレントミラー回路による駆動回路を 介して前記出力駆動用のPチャネルトランジスタ、 Nチャネルトランジスタを駆動し、前記ソース接 地型のトランジスタのドレインを上記カレントミラー 回路の電流路に接続してなることを特徴とする前記特許請求の範囲第1項記載の電力増幅回路。

(5)前記差動増幅回路は、Nチャネルの差動増幅対トランジスタを有する第1の差動増幅回路とPチャネルの差動増幅対トランジスタを有する第2の差動増幅回路とを持ち、一方の差動増幅回路の一対の電流出力端に他方の差動増幅回路の一対の電流出力端をカレントミラー回路を介して接続してなることを特徴とする前記特許請求の範囲第4項記載の電力増幅回路。

(6)前配出力駆動用のPチャネルトランジスタのゲート・ソース間および前記出力駆動用のNチャネルトランジスタのゲート・ソース間にそれぞれパワーダウン制御信号によりスイッチ制御されるトランジスタを付加接続してなることを特徴とする前配特許請求の範囲第1項記載の電力増幅回路。

3. 発明の詳細な説明

〔発明の目的〕

3

動用トランジスタ86の定電流源として前記出力端0UTと Vss 電源端(接地端)との間に接続されたNチャネルM08トランジスタであり、そのゲートに前記パイアス電圧 Vs tas が与えられている。

上記回路はA級増幅動作を行なうものであり、出力端OUTにたとえば8年末スピーカ(図示せず)を直接に接続して最大出力として±2Vの波形を出力するためには、出力端OUTの電流I,またはI₂の最大値として±250mAを流す必要がある。また、出力駆動用トランジスタ86がカットオフしたときに出力端OUTの電流I₂は定電流源の電流源87の電流I₃と等しくなり、定電流源の電流値は250mA以上でなければならない。

しかし、このような A 級増幅器は定常状態における消費電力が非常に大きく、電池電源により動作させることが実用上困難であると共に集積回路チップの発熱が大きくなるので、回路動作の信頼性が低下し易いという問題がある。

一方、特開昭60-38907号公報に開示された

(産業上の利用分野)

本発明は、CMOS(相補性絶縁ゲート型)電力増幅回路に係り、たとえば音声合成用LSIに設けられて直接にスピーカを駆動する場合などに使用される。

(従来の技術)

この種の従来のCMOS電力増幅回路は、第8 図に示すような演算増幅器が用いられている。即ち、81.82は差動入力増幅用の差動対をを定定 別チャネルMOSトランジスタであり、その定定 がみとしてNチャネルMOSトランジスタのの が一トにパイイフス電圧 VBIAS が与えられている。 84.85なれるカレンシスタである。86なは、カレンジスタである。86なは出力。 で来れんMOSトランジスタである。86なは出力。 で来れんMOSトランジスタである。86なは出力。 で来れんMOSトランジスタである。86な出力がより、1890 でおれたいが、1990 が出力が、1990 がは出力が、1990 がには、1990 がには、1990 がには、1990 がは、1990 がは、

4

CMOS電力増幅回路は、AB級動作を行なうようにし、出力駆動用トランジスタので、消費電力の点できるので、消費電力の点でまるので、消費電力の点で非常に有利である。しかし、公の回路は、MBのである。した、強力を登りである。なり、使用の関係を表すがある。なり、チャプ面積が大きくなるといううとがある。また、出力電圧Vont がよると、ルカ電圧Vont がよると、ルカ電圧ではなる。となり、出力を選がなる。は、MBのでは、M

(発明が解決しようとする問題点)

本発明は上記したような消費電力が大きいとか使用素子数が多くてチップ面積が大きく、出力 振幅が十分にとれないという問題点を解決すべく なされたもので、AB級動作を行なうことで消費 電力が小さくて済み、しかも回路構成が簡単で使 用案子数が少なくてチップ面積が小さくて済み、 出力振幅をほぼ電源電圧いっぱいまでとることが 可能な電力増幅回路を提供することを目的とする。

〔発明の構成〕

(問題点を解決するための手段)

本発明の電力増幅回路は、非常の電池との間に出力を発展している。の間に出力を発展している。の間に出力を発展している。の間に出力を発展している。の間に出力を発展している。の間に出力を発展している。の間に出力を発展している。の間に出力を発展している。の電流路に接続してなる。の間には対します。

(作用)

上記ソース接地型トランジスタとこれにゲー

7

それ差動増幅する第1、第2の差動増幅回路であ り、それぞれの増幅出力は対応して前記Pチャネ ルトランジスタ Qioi、 Nチャネルトランジスタ Queのゲートに与えられている。上配第1の差動 増幅回路 DiffI において、Q, 、Q, は差動増幅 対をなすNチャネルトランジスタであり、その動 作パイアス電流はゲートにパイアス電圧 Van が与 えられる定電流源用の Nチャネルトランジスタ Q。 により与えられ、増幅負荷としてカレントミラー 回路を形成するPチャネルトランジスタQ。 . Q. が接続されている。また、前記第2の差勁増幅回 路 Difi2 は、差動 増幅対をなす P チャネルトラン シスタQ。、Q。と、その定電流源をなすケート にパイアス電圧 VBP が与えられた Pチャネルトラ ンジスタ Qio と、増幅負荷としてカレントミラー 回路を形成するNチャネルトランジスタQ, 、Q。 とからなる。

一方、 P チャネルトランジスタ Q₁₀₁ は、 そのゲート, ソースが前配出力駆動用の P チャネルトランジスタ Q₁₀₁ のゲート, ソースに対応して接続さ

ト,ソースが共通接続された一方の出力駆動用トランシスタとの電流比はそれぞれのW/L の比によって定まる。これによって、出力端の出力電流が零のときにおける出力駆動用トランジスタのアイドリング電流が僅かを状態で回路動作が安定になるように制御することが可能になり、また、差動入力信号に対して出力駆動用トランジスタをAB級で動作させることが可能になる。

(寒旅例)

以下、図面を参照して本発明の一実施例を詳細に説明する。第1図(a)に示すCMOS電力増幅回路は集積回路化されており、Q101はVnn電源端と出力端OUTとの間に接続されたPチャネルMOSFET(電界効果トランジスタ)、Q102は上記出力端OUTとVss電源端(接地端)との間に接続されたNチャネルMOSFETである。C1・C2は上記PチャネルトランジスタQ101、NチャネルトランジスタQ101、NチャネルトランジスタQ101、NチャネルトランジスタQ101、NチャネルトランジスタQ101、Nチャンは上記PチャネルトランジスタQ101、NチャネルトランジスタQ101、NチャネルトランジスタQ101を記載である。DIIII.Diff2は登動入力端I・2の差動入力電圧をそれ

8

れ、そのドレインと接地端との間にはゲートにバイアス電圧 Van が与えられた定電流源用のNチャネルトランジスタ Qzoz が接続されている。そして、このソース接地された P チャネルトランジスタ Qzoi のドレインは、前配出力 駆動用のNチャネルトランジスタ Qioz を駆動するための前配第2の差動増幅回路 Dift2 における電流路に接続されている。

次に、上記第1図(a)の回路の動作を説明する。 出力駆動用トランジスタQ101、ソース接地トランジスタQ201はゲート,ソースが共通接続されているので、それぞれのドレイン電流 I101 。 I201 の比はそれぞれのチャネル寸法比W/L の比に比例する。

 $I_{103}: I_{201} = W/L(Q_{101}): W/L(Q_{201})$(1)

出力端 O U T の出力電流 I₀ = 0 のとき(負荷に電圧を供給していないとき)、出力駆動用トランジスタ Q₁₀₂ のドレイン電流 I₁₀₂ は前記出力駆動用トランジスタ Q₁₀₁ のドレイン電流 I₁₀₁ に等しくな

I 101 = I 102(2)

$$I_{a} = I_{a} \cdots \cdots (3)$$

$$I_{a} = I_{2} \cdots \cdots (4)$$

11

$$I_7 = I_8 \cdots \cdots (7)$$

上式(6),(9)より

P.

でなければならず、ソース接地トランジスタ Q₁₀₁ のドレインから第 2 の差動増幅回路 Dift2 の 電流路に流れる電流 I x は零でなければならない。

$$I \times = 0$$
 (1)

したがって、ソース接地トランジスタ Qzoz の電流 I zoz とその定電流源用トランジスタ Qzoz の電流 I zoz とが等しい状態で安定する。

とのときの出力駆動用トランジスタのアイドリン グ電流 (I joj または I joz) は、前式(1)より

$$\therefore I_1 = I_2 \cdots \cdots (5)$$

このととから、このときには第1の差動増幅回路 DittI における差動増幅対トランジスタQi, Qi の各ゲート電位 I N+・I N- は同一個位でなくてはならない。よって、第2の差動増幅回路 Ditt2 において、差動増幅対トランジスタQi, Qo の各ゲート電位も等しいはずであり、上配トランジスタQi, I o 化等しいよう

$$I_s = I_s \cdots \cdots (6)$$

ところで、トランジスタ Qioz の Ves が前記中間値を持っている、即ち、第 2 の差動増幅回路 Dift2 の出力ノード b が中間値を持っているから、トランジスタ Qioz のゲートに電流は流れず、上記出力ノード b に接続されているトランジスタ Qio , Qy の電流 I 。 は 1 、 は 等しく、 さらにカレント ミラー回路のトランジスタ Q 。 の電流 I 。 は 上記 I 、 に等しい。

12

$$I_{101} = \frac{W/L(Q_{101})}{W/L(Q_{201})} \times I_{201} \cdots \cdots (1)$$

となり、上式(1) に前式(2)を代入して

$$I_{101} = \frac{W/L(Q_{101})}{W/L(Q_{201})} \times I_{202}$$
 (3)

となる。

ととで、たとえば

W/L(Q₁₀₁)=16000/4、W/L(Q₂₀₁)=1000/4、
I₂₀₂=375μAとすると、アイドリング電流は
6 mA となる。なお、上記電流 I₂₀₂は、トランジ
スタQ₂₀₂のW/Lおよびそのゲートパイアス電圧
V=N で決められる。

上述したように、第1図(a)の回路は、I。=0のときに前式(Bで示した値かのアイドリング電流が流れた状態で安定し、このとき巻動入力電圧IN+、IN- は等しくなければならない。

次に、上記第1図(a)の回路における増幅動作に おいて出力振幅がほぼ電源電圧いっぱいまで十分 にとれるととについて説明する。

(1) 巻動入力電圧 I N+ . I N - が I N + > I N - のとき。とき。 このとき、第 1 の差動増幅回路 Diff I に おいては、

となるので

となり、出力ノード a の電位 V a が Vas 電位に 近づく o よって、トランジスタ Qzoz , Qzoz がオ ンし、その電流 I zoz 。 I zoz が大きくなり、

となり、トランジスタ Q₁₀₁ のドレインから第 1 の差動増幅 回路 Diff1 に流れる電流 I x は

となる。さらに、第2の差動増幅回路 Ditt2 に おいては

15

となるので

となり、出力ノード a の電位 V a が V p p 電位に 近づくo よって、トランジスタ Qzoz . Qzoz がカットオフし、その電流 I zoz . I zoz が減少し、

となり、

となる。さらに、第2の差動増幅回路 Dift2 に おいては

となり、

$$I_7 = I_8 = I_9 + I_X \cdots \cdots (27)$$

となり、

$$I_{\tau} = I_{z} = I_{0} + I_{x} \qquad \cdots \cdots 09$$

であり、上式切,48,49から

となり、出力ノード b の電位 V b も Vas 電位に 近づく。とれによって、トランジスタ Qioz はカットオフし、その電流 Iioz が減少する。

$$I_0 = I_{101} - I_{102} \qquad \cdots \cdots 21$$

であるから、 I 。 が正に増大し、出力端 O U T の 負荷を正側に駆動するようになる。 との場合、 負荷が軽ければ、 ほぼ Vp p 電位まで駆動すると とができる。

(c) 差動入力電圧 I N+ , I N- が I N+ < I N- のとき。 このとき、第1の差動増幅回路 Diff1 においては

16

であり、上式四、四、四から

となり、出力ノード b の電位 V b も V p p 電位に 近づく。とれによって、トランジスタ Q₁₀₂ がオ ンし、その電流 I pog が増加する。

$$I_0 = I_{101} - I_{102} \cdots \cdots Q$$

であるから、I。 は負に増大し、出力端 O U T の負荷を負側に駆動するようになる。との場合、負荷が軽ければ、ほぼ Vaa 電位まで駆動するととができる。

上述したように、差動入力電圧 IN+, IN-の電位差にしたがって出力端 O U T の負荷が駆動され、第1図(a)の回路は電力増幅回路として動作する。

次に、他の実施例を説明する。 第1 図(b) の回路は、第1 図(a) の回路に比べて、トランジスタ Q202 に代えて VDD 電源端と出力ノード b との間 にケートにメイアス電圧 VDD が与えられる定電 流源用の P チャネルトランジスタ Q 21 2 を接続した点が異なり、その他の部分は同一であるので第1 図 (a) 中と同一符号を付している。 との第1 図 (b) の 回路 において、トランジスタ Q 10 2 のゲートに流れる変位 電流 I oc は、トランジスタ Q 21 2 の電流を I 21 2 で 表わすと

$$I \circ c = I_5 + I_{212} - I_7$$

$$= I_5 + I_{212} - I_8$$

$$= I_6 + I_{212} - (I_6 + I_{201})$$

$$= I_5 - I_6 - I_{201} + I_{212} \cdots \cdots (30)$$

となる。これに対して、前記第 1 図(a)の回路に おいて、トランジスタ Q102 のゲートに流れる変 位電流 Iob は、

$$Ioh = I_{5} - I_{7}$$

$$= I_{5} - I_{8}$$

$$= I_{8} - (I_{9} + I_{201} - I_{202})$$

$$= I_{5} - I_{6} - I_{201} + I_{202} \cdots \cdots 30$$

となる。上式50,00を比較すると、I202,I212

19

している。 との場合の利得 G は上式 図と同じである。 第 2 図(c)の回路は、 ± 2.5 V の 2 電源を用いた正転増幅器を示しており、その利得 G は

$$G = \frac{R_1 + R_2}{R_1} \cdots \cdots (3)$$

てある。 なお、 第 2 図(a)。(b)。(c)の 回路 以外にも、 一般の 演算 増幅器 を 構成するのと 同様に 増幅 回路 A を 用いて 種々の 増幅器 を 構成する ことが 可能 である。

第3図(a)の回路は、第1図(a)の回路に比べて、トランジスクQ a , Q a , Q a , Q a を省略し、P チャネルトランジスタ Q a o i ~ Q a o i ~ Q a o i ~ N チャネルトランジスタ Q a o i ~ C o i o i ~ D かり、N チャネルトランジスタ Q a o i ~ C o i o i ~ レインをトランジスタ Q a o i ~ に接続した点が異なり、その他は同じである。即ち、第1の差動増幅回路におけるトランジスタQ i の負荷としてトランジスタQ o o i へ Q a o i へ Q a o i ~ O i ~ O

が異なるだけである。よって、 I zzz = I zoz となるようにトランジスタ Q zzz とそのゲートパイアス電圧 V BP を設定すれば、第1図(b)の回路は第1図(a)の回路と同一の動作を行なう。

第2図(a)、(b)、(c)の回路は、第1図(a)・(b)に示したような電力増幅回路Aの出力端OUTにたとえば8gのスピーカSPを接続した応用回路を示しており、INは入力信号であり、R, R, は帰還抵抗であって上記増幅回路Aの利得を決めている。この場合、第2図(a)の回路は、反転増幅器を構成し、電源として±2.5 Vの2電源を用いた例を示しており、その利得Gは

$$G = -\frac{R_2}{R_1} \cdots \cdots G2$$

である。第2図(b)の回路は、+5 V の1電源を 用いた反転増幅器を示しており、抵抗R₁,R₆は一般に同一抵抗値であり、¹/₂ Vnn(=2.5 V)を 増幅回路Aの非反転入力端+に与えている。 C₁,C₆ は結合容量であり、直流分をカット

20

スタ Q202 の負荷としてトランジスタ Q205 . Q310 からなるカレントミラー回路を接続し、とのカ レントミラ - 回路の出力トランジスタ Qsio の出 力端をトランジスタ Qioi のゲートに接続じてい る。また、上記第1の差動増幅回路にトランジ スタQ2 の負荷としてトランジスタ Qaoa , Qao4 からなるカレントミラー回路を接続し、このカ レントミラー回路の出力トランジスタ Qao4 の出 力端を前記トランジスタ Qzoz 、 Qzoz のゲートに 接続している。さらに、第2の差動増幅回路に おけるトランジスタQ。の負荷としてトランジ スタ Qaos . Qaoe からなるカレントミラー回路を 接続し、とのカレントミラー回路の出力トラン ジスタ Qaoa の負荷としてトランジスタ Qaia . Qaia からなるカレントミラー回路を接続し、このカ レントミラー回路の出力トランジスタ Qaiz の出 力端をトランジスタ Qioz のゲートに接続してい る。また、上配第2の差動増幅回路におけるト ランジスタQ。 の負荷としてトランジスタQ107, Qsos からなるカレントミラー回路を接続し、と

のカレントミラー回路の出力トランジスタ Qsoa の出力端をトランジスタ Qsoa のゲートに接続している。

上記第3図(a)の回路において、トランジスタ $Q_{305} \sim Q_{312}$ の各電流を $I_{301} \sim I_{312}$ で表わすと、 $I_1 = I_{301} = I_{302} = I_{509} = I_{510}$ 、 $I_2 = I_{303} = I_{504}$ 、 $I_6 = I_{308} = I_{506}$ 、 $I_0 = I_{307} = I_{308}$ 、 $I_{311} = I_{312}$ であり、トランジスタ Q_{101} のゲートの変位電流 I_{00} は

$$I \circ d = I_{304} - I_{310}$$

$$= I_2 - I_{302}$$

$$= I_2 - I_3 \cdots \cdots 34$$

である。また、トランジスタ Q₁₀₂ のゲートの変 位電流 Ice は

$$I \circ e = I_{212} - I_{508}$$

$$= I_{211} - I_{6}$$

$$= (I_{500} + I_{202} - I_{201}) - I_{6}$$

$$= I_{5} - I_{6} - I_{203} + I_{202}$$
...... (35)

23

で、ほぼ(Vnn - Vas)の全範囲で線形に働らかせることができる。よって、上記トランジスタ Q101・Q102 のゲートは十分大きな振幅で駆動され、出力端 O U T の負荷を強力に駆動できる。第3 図(b) の回路は、第3 図(a) の回路に比べて、ソース接地トランジスタ Q201 のドレインをトランジスタ Q6 のドレインに接続するように変更した点が異なり、 I207 = I6 + I201 - I202 になる。この第3 図(b) の回路において、トランジスタQ101 のゲートの変位電流 Iod は第3 図(a) の回路と同様に

である。また、トランジスタ Q_{10x} のゲートの変 位電流 Ioe は

$$Ioe = I_{332} - I_{308}$$

$$= I_{308} - I_{307}$$

$$= I_{8} - (I_{8} + I_{201} - I_{202})$$

$$= I_{8} - I_{6} - I_{201} + I_{202}$$
...... (37)

である。これに対して、前記第 1 図(a) の回路に おいて、トランジスタ Q₁₀, のゲートの変位電流 Ioa は

であり、トランジスタ Q₁₀₂ のゲートの変位電流 Iob は第1 図(b)の回路と同様に

である。上記第3図(a)の回路を第1図(a)の回路と比較すると、式似。例が等しく、式似。例が等しく、式似。例が等しく、式似。例が等しく、可のかっト電流が等しく、同一の動作を行なうことが分る。但し、第1図(a)の回路においては、差動増幅回路 Diff1。Diff2の出力電位 Va. Vb は線形な範囲が狭く、トランジスタQioi。Qiozのゲートを十分大きい振幅で駆動することができない。これに対して、第3図(a)の回路におけるトランジスタQioi。Qiozのゲート(a点・b点)はそれカレントミラー回路で駆動されているの

24

である。上式のは第3図(a)における式四と等しく、第3図(b)の回路は第3図(a)と同一の動作を行なうことが分る。

第3 図(c)の回路は、第3 図(a)の回路に比べて、トランジスタ Q 202 に代えて V D D 電源端とトランジスタ Q 212 のドレインとの間にゲートにパイアス 電圧 V B P が与えられる定電流源用の P チャネルトランジスタ Q 212 (その電流を I 212 で みわす)を接続した点が異なる。 この第3 図(c)の回路において、トランジスタ Q 101 のゲートの変位電流 I od は第3 図(a)の回路と同様に

$$I \circ d = I_2 - I_1 \qquad \cdots \circ \beta$$

である。また、トランジスク Q₁₀₂ のゲートの変 位電流 I Ge は

$$I \circ e = I_{312} + I_{212} - I_{308}$$

$$= I_{311} + I_{212} - I_{6}$$

$$= (I_{306} - I_{201}) + I_{212} - I_{6}$$

$$= I_{8} - I_{6} - I_{201} + I_{212} \cdots \cdots (39)$$

である。ととで、上式(30)の I z j z を前式(30)の I z j z と同じに設定すれば、両式(34)、(3)は等しくなり、第3図(a)の回路は第3図(a)の回路と同一の動作を行なう。

第3図(d)の回路は、第3図(c)の回路に比べて、トランジスタQzo,のドレインをトランジスタQo のドレインに接続するように変更し、トランジスタQo スタQzozをVon電源端とトランジスタQo レインとの間に接続した点が異なる。この第3 図(d)の回路において、トランジスタQzo,のゲートの変位電流Iod は第3図(c)の回路と同様に

である。また、トランジスタQ₁₀₂のゲートの変 位電流 Ioe は

$$Ioe = I_{312} - I_{308}$$

$$= I_{300} - I_{307}$$

$$= (I_{5} + I_{232}) - (I_{5} + I_{201})$$

$$= I_{5} - I_{6} - I_{203} + I_{232} \cdots \cdots (39)$$

27

 $I_1 = I_{513}$ 、 $I_2 = I_{514}$ である。そして、トラン ジスタ Q_{101} のゲートの変位電流 Iof は

$$Iof = I_{304} - I_{310}$$

$$= I_2 - I_{302}$$

$$= I_2 - I_1 \cdots (40)$$

である。また、トランジスタ Q₁₀₂ のゲートの変 位電流 Iog は

$$I \circ g = I_{314} - I_{318}$$

$$= I_{314} - I_{318}$$

$$= I_{2} - (I_{313} + I_{201} - I_{202})$$

$$= I_{2} - (I_{1} + I_{201} - I_{202})$$

$$= I_{2} - I_{1} + I_{202} - I_{201} \cdots \cdots (41)$$

である。上記第4図(a)の回路と第3図(a)の回路とを比較すると、式(4)、34が等しいのでトランシスタQ₁₀₁は同一の動作を行なう。また、式(4)、563を比較すると、

$$I_2 = I_5$$
 , $I_0 = I_1$ (42)

てある。上式似は前式倒に等しく、第3図(d)の 回路は第3図(c)の回路と同一の動作を行なう。

上述したように、第1図(a),(b) および第3図(a),(b);(e),(d) は全て同一の動作を行なう。

上記第4図(a)の回路において、トランジスタ Qata ~ Qate の各電流を I ata ~ I ate で表わすと、

28

であれば、両式(4) 、 50 は等しくなる。 この場合、 第 3 図(a) の 回路 において、 差動入力電位 I N+。 IN- が等しく、 定電流源トランジスタ Q a , Q so の電流 I a . I so が等しければ

$$I_1 = I_2 = I_3 = I_4 \qquad \cdots \cdots (4)$$

第4図(b)の回路は、第4図(a)の回路に比べて、トランシスタQzozに代えて Von 電源端とトランシスタQzi4のドレインとの間にゲートにバイアス電圧 Var が与えられた P チャネルトランシスタQziz (その電流を I ziz で安わす)を接続するように変更している。 この第4図(b)の回路において、トランシスタQioi のゲートの変位電流

Io! は第4図(a)の回路と同様に

$$Iof = I, -I, \cdots \cdots (40)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Iog は

$$Iog = I_{314} + I_{212} - I_{316}$$

$$= I_2 + I_{212} - I_{316}$$

$$= I_2 + I_{212} - (I_{313} + I_{201})$$

$$= I_2 + I_{212} - (I_1 + I_{201})$$

$$= I_2 - I_1 + I_{212} - I_{201} \cdots \cdots 64$$

てある。よって、 I zzz = I zoz となるように設定 すれば、上式(4) と第 4 図(a) の回路における前式 (1) とは等しく、第 4 図(b) の回路は第 4 図(a) の回 路と同一の動作を行なう。

第4図(c)の回路は、第4図(a)の回路に比べて、 ソース接地トランジスタ Q 2011 および定電流源ト ランジスタ Q 2022 に代えて、Nチャネルの出力駆 動用トランジスタ Q 102 のゲート,ソースに各対 応してゲート。ソースを共通接続したNチャネ

31

第4図(d)の回路は、第4図(c)の回路に比べて、 定電流源用トランジスタ Qzo4 に代えてトランジ スタ Qzo4 のドレインと Vs 8 電源端との間にベー スにパイアス電圧 Vs N が与えられた定電流源用 のNチャネルトランジスタ Qzi4 (その電流を ルトランジスタ Qzoz (ソース接地トランジスタ)を設け、そのドレインと VDD 電源端との間にゲートにペイアス電圧 VBP が与えられた定電流源用のP チャネルトランジスタ Qzoz を接続し、上記ソース接地トランジスタ Qzoz のドレインをトランジスタ Qzoz のドレインに接続するように変更している。上配トランジスタ Qzoz 。 Qzoz の各電流を Izoz , Izoz で表わせば、トランジスタ Qzoz のゲートの変位電流 Iot は

$$I of = I_{204} - I_{310}$$

$$= I_2 - I_{300}$$

$$= I_2 - (I_{302} + I_{204} - I_{203})$$

$$= I_2 - I_3 - I_{304} + I_{303} \cdots \cdots (45)$$

である。また、トランジスタ Qiot のケートの変 位電流 Iog は

32

Is14 で表わす)を接続するように変更している。 との第4図(d)の回路において、トランジスタ Qjojのゲートの変位電流 Io1 は

$$Iof = I_{804} - I_{214} - I_{810}$$

$$= I_2 - I_{214} - I_{800}$$

$$= I_2 - I_{214} - (I_{802} - I_{208})$$

$$= I_2 - I_{214} - (I_1 - I_{208})$$

$$= I_2 - I_1 - I_{214} + I_{208} \cdots \cdots (47)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Iog は第 4 図(c)の回路と同様に

$$I \circ g = I_2 - I_3 \qquad \cdots \cdots \omega$$

である。よって、前式(のの I zza と前式(のの I zza とを同一値に設定すれば、式(の・的は等しくなり、第4図(d)の回路は第4図(c)の回路と同一の動作を行なう。

上述したように、第4図(a), (b), (c), (d)の回路は同様の動作を行ない、第3図(a), (b), (c), (d) および第1図(a), (b)の回路とも同様の動作を

行なう。

第 5 図(a) の回路は、第 4 図(a) の回路に比べて、第 3 図(a) の回路におけると同様のトランジスタQ a . Q

上記第5図(a)の回路において、トランジスタ Quanのゲートの変位電流 I oh は

$$I \circ h = I_{304} - I_{310}$$

$$= I_{303} - I_{302}$$

$$= (I_2 + I_{300}) - I_{301}$$

$$= (I_2 + I_5) - (I_1 + I_{308})$$

$$= (I_2 + I_5) - (I_1 + I_6) \cdots (48)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Ioi は

35

定電流源用トランジスタ Q202 に代えて VDD 電源 端とトランジスタ Q314 のドレインとの間にゲー トにパイアス電圧 VBP が与えられた定電流源用 のPチャネルトランジスタ Q212 (その電流を I212 で表わす)を接続するように変更している。 との第5図(b)の回路において、トランジスタ Q101 のゲートの変位電流 IOB は第5図(a)の回路 と同様に

$$Ioh = (I_2 + I_5) - (I_1 + I_6) \dots \dots (48)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Iai は

$$Ioi = I_{314} + I_{212} - I_{318}$$

$$= I_{203} + I_{212} - I_{215}$$

$$= (I_2 + I_{300}) + I_{212} - (I_{201} + I_{313})$$

$$= (I_2 + I_5) + I_{212} - I_{201} - I_{301}$$

$$= (I_2 + I_5) - (I_1 + I_{306}) + I_{212} - I_{201}$$

$$= (I_2 + I_5) - (I_1 + I_{306}) + I_{212} - I_{201}$$

 $I o i = I_{314} - I_{310}$ $= I_{303} - I_{315}$ $= (I_2 + I_{300}) - (I_{313} + I_{201} - I_{202})$ $= (I_2 + I_5) - (I_{301} + I_{201} - I_{202})$ $= (I_2 + I_5) - (I_1 + I_{308} + I_{201} - I_{202})$ $= (I_2 + I_5) - (I_1 + I_0) + I_{202} - I_{201}$

である。差動入力電圧 IN+・IN- が与えられると、この電位差に応じて I、が増大(または減少)したとき I。も増大(または減少)したとき I。も増大(または増大)したとき I。も減少(または増大)する。よって、上式(個・個)の(I、+I。)と(I2+I。)は入力電圧によって制御される電流である。即ち、第4図(a)の回路における式(個・個)のI、・I2を第5図(a)の回路には(I、+I。)・(I2+I。)と置き換えたものと考えるととができ、式(個・個は等しいので、第5図(a)の回路は第4図(a)の回路と同様の動作を行なう。

第5図(b)の回路は、第5図(a)の回路に比べて、

36

である。上式的の I z₁z と第 5 図(a) の回路における式(4)の I z₀z とが同一になるように設定すれば、両式的。(4) は等しくなり、第 5 図(b) の回路は第 5 図(a) の回路と同一の動作を行なう。

第 5 図(c) の回路は、第 5 図(a) の回路に比べて ソース接地トランジスタ Q zo1 および定電流源ト ランジスタ Q zo2 に代えて、Nチャネルの出力 駆 動用トランジスタ Q zo2 のゲート,ソースに各対 応してゲート,ソースを共通接続したヤネルトランジスタ Q zo3 (ソース接地トランジスタ Q zo3 (ソース接地トラン の間に ルトランジスタ Q zo2 (ソース接地トラン 間に アチャネルトランジスタ Q zo3 のドレイン に接続し、上 記ソース接地トランジスタ Q zo3 のドレインに接続するように変 更している。上記トランジスタ Q zo3 ・ Q zo4 の各 電流を I zo3 ・ I zo4 で 表わせば、トランジスタ Q zo1 のゲートの変位電流 I oh は

-34-

$$I \circ h = I_{504} - I_{510}$$

$$= I_{203} - I_{209}$$

$$= (I_2 + I_{506}) - (I_{302} + I_{204} - I_{203})$$

$$= (I_2 + I_5) - I_{303} - I_{204} + I_{203}$$

$$= (I_2 + I_6) - (I_1 + I_{508}) - I_{204} + I_{203}$$

$$= (I_2 + I_5) - (I_1 + I_6) - I_{204} + I_{203}$$

$$\cdots \cdots (51)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Ioi は

$$Ioi = I_{214} - I_{316}$$

$$= I_{308} - I_{318}$$

$$= (I_2 + I_{806}) - I_{803}$$

$$= (I_2 + I_5) - (I_3 + I_{308})$$

$$= (I_2 + I_5) - (I_1 + I_6) \cdots \cdots (52)$$

である。上式 (51) . (52) の (I₂ + I₃) . (I, + I₃) は第4 図(0 の回路における式約 . 約の I₂ . I, と置き換えたものと考えることができ、式 (51). 似は等しく、式 (52) . ぬは等しいので、第5 図

39

$$Ioi = I_{316} - I_{318}$$

$$= I_{202} - I_{313}$$

$$= (I_2 + I_{306}) - I_{303}$$

$$= (I_2 + I_5) - (I_3 + I_{308})$$

$$= (I_2 + I_5) - (I_1 + I_{6}) \cdots \cdots (54)$$

である。上式 (53) の I 1114 と第 5 図(c) の回路に かける式 (51) の I 1204 とを等しく設定すると、式 (53)、(51) は等しく、式 (54)、(52) は等しいので、第 5 図(d) の回路は第 5 図(c) の回路と同一の動作を行なう。

上述したように、第 5 図(a) , (b) , (c) , (d) は同様の動作を行ない、第 4 図(a) , (b) , (c) , (d)、第 3 図(a) , (b) , (c) , (d)をよび第 1 図(a) , (b)の回路とも同様な動作を行なう。

第 6 図(a)の回路は、第 3 図(a)の回路に比べて、カスケード用の P チャネルトランジスタ Q401・Q402・Q402、N チャネルトランジスタ Q404・Q408 およびパワーダウン制御用の P チャネルトランジスタ Q801 を付

(c)の回路は第4図(c)の回路と同様な動作を行なう。

第 5 図(d) の回路は、第 5 図(c) の回路に比べて、定電流源用トランジスタ Q 204 に代えてトランジスタ Q 204 に代えてトランジスタ Q 204 のドレインと V 8 8 電源端との間にペースにパイアス電圧 V 8 N が与えられた定電流源用のNチャネルトランジスタ Q 214 (その電流を1216 で表わす)を接続するように変更している。この第 5 図(d) の回路において、トランジスタ Q 101 のゲートの変位電流 I oh は

$$I \circ h = I_{304} - I_{214} - I_{310}$$

$$= I_{303} - I_{214} - I_{300}$$

$$= (I_2 + I_{300}) - (I_{302} - I_{203}) - I_{214}$$

$$= (I_2 + I_3) - I_{301} + I_{203} - I_{214}$$

$$= (I_2 + I_3) - (I_3 + I_{305}) - I_{214} + I_{203}$$

$$\neq (I_2 + I_3) - (I_1 + I_4) - I_{214} + I_{203}$$

$$\cdots \cdots (53)$$

である。また、トランジスタ Qioz のゲートの変 位電流 Ioi は

40

加して図示の如く接続すると共に図示の如くパイアス電圧 Varc 、Varc およびパワーダウン制 御信号 PDN、PDN 入力をゲートに与えている点が異なる。上記 PDN入力がハイ"H"レベルのとき、全ての電流路がオフになり、回路の消費電流は殆んど等になり、 PDN入力がロウ "L"レベルのとき、各トランシスタに正常なパイアス電流が流れて魅力増幅回路として働らく。

第6図(b)の回路は、上記部6図(a)の回路に各パイプス電圧 Var, Varc, Varc, Var を与えるためのものである。 Ra はパイプス決定用の抵抗であり、PDN入力が"L"、PDN入力が"H"のときにトランジスタ Qaoa、Qaoa、 Qaoa、をオンにしてトランジスタ Qaoa、 Qaoa、 Caoa、 Caoa、

VBM が発生する。 P D N 入力が" H "、 P D N 入力が" L"のとき、トランジスタ Q 507 . Q 508 がオン、トランジスタ Q 508 . Q 508 がオンになり、 VBM に . VBM はそれぞれ VBB 電位になり、 第 6 図 (a) の 回路におけるトランジスタ Q 8 . Q 10 . Q 407 ~ Q 408 . Q 202 を全てカットオフさせる。 なお、第 6 図 (b) 中、 6 1 . 6 2 はインバータである。

第7図に示す特性は、第6図(a)・(b)の回路をCAD シュレーターを用いてAD シュレーターを用いての シュレーションした結果であり、出力電圧 Vout も 0v であり、このとき出力駆動用トラングスタ Qioi の であり、 Ir=Ix である。 はアイドリング電流が流れており、 Ir=Ix である。 に ひ定できる。 出力電流 Iout が正に増大し、 タ Qioi の電流 Ir が増加し、トランジスタ Qioi の電流 Ir が増加し、トランジスタ Qioi の電流 Ir が 0 になり、 Iout = Ir である。 出力電流 Ix が 0 になり、 Iout = Ir である。 出力

43

,)

施例中、カレントミラー回路を多用しているが、 カレントミラー回路における入力側トランジス タと出力側トランジスタとの W/L は異なって もよい。とのときの上記入力側トランジスタと 出力側トランジスタとの電流比は上記W/L の 比に等しくなる。また、前配各実施例中におけ る定電流源用トランジスタQzoz またはQzzz。 Q204 · Q214 を省略し、差動増幅回路、カレント ミラー回路における対になっているトランジス タのW/L を異ならせてもよい。即ち、上配各 実施例では、ソース接地トランジスタQzo;また は Qzoz がある電流(トランジスタ Qzoz または Q212 または Q204 または Q214 の定電流に等しい電 流)を流したとき、回路全体が安定し、アイド リング電流が流れるものとして説明した。しか し、差動増幅回路、カレントミラー回路におけ るトランジスタ対のW/L を異ならせてそのパ ランスを新しておき、ソース接地トランジスター Qao, またはQao, にある電流が流れたときに回路 全体の動作のパランスがとれ、アイドリング電

電流 I out が負に増大し、出力電圧 Vout が負に増大すると、トランスタ Q 101 の電流 I r に増大すると、トランスタ Q 101 の電流 I r に増大する。とであり、トランにスタ Q 102 の電流 I r が増大する。とのようにのは A B 級電力増幅 回路 は、の回路は A B 級電力増幅 回路 にんだ来の A 級電力増幅 回路 では、アイドング電流がたとたば 250 m A 必要であったいとたがまら図(a)の回路によれば、約6 m A (設計により、消費電流が非常に少なくなった。

なお、本発明は上記各実施例に限らず、本発明の技術的思想の範囲内で種々の変形実施が可能である。たとえば第6回(a)・(b)の回路でも示したが、前記各実施例の回路にカスケード用トランジスタを付加しても基本的動作が変わるけではない。また、前記各実施例のトランジスタのPチャネルとドチャネルとを置き換え、Van 電源の接続関係を逆にしても動作することは言うまでもない。また、前記各実

44

流が正しく流れるように設計するととも可能で ある。

〔発明の効果〕

上述したように本発明の電力増幅回路によれば、AB級動作を行なうもので消費電力が非常に小さく、集積回路チャブの発熱量が小さいので回路チャブの発熱量が小さいので回路チャブのの信頼性が高くなる。また、回路構成というのででは、AB級動用トラリンのででは、ABでででは、などのででは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路はたとは、本発明回路は、大学でである。


4. 図面の簡単な説明

第1図(a) は本発明の電力増幅回路の一実施例を示す回路図、第1図(b) は同じく他の実施例を示す回路図、第2図(a)。(b)。(c) はそれぞれ本発明の

応用例を示す回路図、第3図(a)乃至(d)、第4図(a) 乃至(d)、第5図(a)乃至(d)、第6図(a)はそれぞれ本 発明の他の実施例を示す回路図、第6図(b)は同図 (a)の回路にバイアス電圧を与える回路を示す回路 図、第7図は第6図(a)・(b)の回路についてのコン ピュータシミュレーションの結果を示す特性図、 第8図かよび第9図はそれぞれ従来の電力増幅回 路を示す回路図である。


Q₁₀₁ … P チャネルトランジスタ、 Q₁₀₂ … N チャ ネルトランジスタ、 O U T … 出力端、 DiffI 。 Diff2 … 差動増幅回路、 Q₂₀₁ 。 Q₂₀₂ … ソース接地 トランジスタ、 Q₈₀₁ 。 Q₅₀₂ … パワーダウン制御用 トランジスタ。

出願人代理人 弁理士 鈴 江 武 彦




第1 図(a)


47




第1図(b)




. 2







第3図(b)




第 3 図(c)




第3図(d)




第4図(a)



第4図(b)




第4図(c)




第 4 図(d)


*




第 5 図(a)



第 5 図(b)




—43—




第5 図(d)

į.




第 6 図(a)





第6図(b)



THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

$oldsymbol{arepsilon}$
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
•

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)